特 許 願(3)

昭和年八月

(2,000円) 特許庁長官 殿

発明の名称

ペンドウタイソクチ セインウォウェヴ 半半分岐低の女母方伝

発 明、省

東京都達立芝五丁目7都15分 日本電気株式会社内

代数智 社 長 小 林 宏 治

代 理 人 〒 108 東京都港区芝立了日7 部15万 日本電気株式会社内。

(6591) 弁理士: 內 原 音标

48 010085

発明の名称 半球体装電の製的方法 ジュー 毎許額求の範囲

- (1) シリコンを独上にお成した成化変にヘログンイオンスは、ヘログン化会場分子イオンを、対版化度中に存在するイオンの書が 10¹¹~10¹²~2 の範囲となるように打込む主母と、上記イオン打込み役、500c以上 1,200c以下で漁処学する工程とを具たたことを特徴とする単導体設置の製造方法。
- (2) シリコン書を化一表面の金体から又は選択的
 にハログンイオン又は、ハログン化合物分子イオンを 10¹¹~10¹³ m⁻¹の銀版で打込む工程と、生にイオン打込みを、配化学団気中で 600℃ 以上 1200℃以下で無低型して所省の単化版を参加する工程とを具えたことを导致とする年期体委員の製造方法。

本務項社 515年文は 81世年上に参良した 8108典

(19) 日本国特許庁

八朗桂許公益

①特開昭 49-98964

43公開日 昭49.(1974)9.19

②特顯昭 48-/0085

②出願日 昭48.(1973)/.24

審查請求 未

(全5頁)

庁内整理番号

60日本分類

7113 57 9955023

– 2 –

に対するエプデングを配が造像の単化原にりり符

ずいに大きいでで、リンガラス形成性は、P希HFによる歯転乗ができないでき、及び、リンガラス

しかしリン処理でが成されるリンガデス層はAP 15

<u>/05-08-11-22:12/001-013</u>

BEST AVAILABLE COP

とれを改良する従来の方法としては、例えば
Jeurnal et Elastrochemiesl Seciety師1973
年第119巻第3号 p:388~p.892 のKriegler
等の論文「シリコンの島域化にかける塩化水景と 塩煮の効果(The Street of HCL and CLs en the Thermal Oxidation of Silieon)」に記載され ているように HCL 又はCLs 全数セルベーセント会 んだ dry Os 雰囲気中で動象化して酸化度を形成 する方法がある。しかし上記方法は、BCL 又はCLs の dry Os中に占める都会が多いほど酸化減度が高 くなり酸化繊維の再複性に至しいという欠点があった。

本現明の目的は、従来の拡散を基本とした1608 構造の安定化の代りに、イオン把入路を用い、存 現性よく消費を硬化額を得て、安定をMOS構造 単子を得る方法を提供するものである。

- 1 -

処理表、VPB を構定すると PCA⁺イオンを打込 んだ飲料では、VPBの事態 A VPB がほとんどな かつた。これは打込まれた ^{PCA⁺} イオンが最化 裏中のNa⁺ などの参数性イオンをグッタしたた

めに生じ決数果であると思われる。

特別 昭49— 989 64 (2) んだものは、我化存因気中で熱処理を行ない、所 望の配化痕を形成すること、また、 81 毛板上に併 成した配化膜上から打込んだものは、過当な熱処 理をほどこすことよりなる。

次に図面を参照しながら本発明の実施例を説明 する。お1回を参照すると、100-∞の(100) 面を 有する a 型 Si蓄 表 1 1 上 K、 熱酸 化 存 照 気 中 で 1500 Å の 8 i O 2 1 2 を 参成 し た。 次 い で BC L 2 を イ オ ンソースとして 3 C L ヤ イ オン 13 を 100 ke Vのエネル マーで 10 11~ 10 14 m で の 行込みを 行なった。 550 1 での 水 乗 写 気 中 で 3 0 分の 熱処 意を 行なった。

電子ピーム蒸増により、1.8 mのAL を展着して 電磁 14 を発成し、470℃のNs 雰囲気中で 1 0 分 関急処理 L、M O 8 等量量子を作成した。

15 無2回をお照すると一例として 10¹⁵ a⁻²の ^{MC} L・イ 1 メンを打込んで作成した M O B 容量来子の Plat ~ band 写圧 V_{PB} の変化 21を ^{MC} L⁴イオンの打込みのな い M O B 容量素子の変化 22 と比較して示すよう に、M O B 容量素子の V_{PB} の初類値は両者の関係 20 ※ 程達は見られなかつたが、250℃ 10V 10 分の B T 2

**Ca+イオンを打込んだ供料ではあ100 かとなり、限化度中のトラップの数の減少が確認された。
また少数キャリアの実効労命(Bifeetive minority earrier lifetime)は、**C2+セ打込まない供料では、0.2~1.0 マイタロのに対し、**C2+イオン を行込んだ供料では50~200 マイタコかと、100倍以上の向上が観測された。以上の現象はいずれる、Notイオンを始め、会・側・供などの宣金調が打込まれた***Caf イオンのためにゲッタリングされたためであると思われる。

以上述べた如く、本発明の構成をとることにより、信券な政化度を得て電気的に安定なMOS 構造素子を得ることができるという大きな効果を生ずる。

今まで、本来男を **C グ イオンの打込みで説明 16 してきたが、本発男は、 **C グ イオンの予に扱る ものではなく、他のハヨグンイオン又は、ハログ ンイオンの化合物である分子イオンを打込むこと によっても同様を効果が期待される。

一 何えばヘログン分子イオンの何としては、 BC4 20

4 4

BEST AVAILABLE COPY

モソーヌとし、BC2⁺ イキンを10¹³~10¹⁴cm⁻² 打 込むと、前記同様の効果が出た。しかし、質果が 大きいため、低打込み領線では、少なくとも700℃ で1時間以上の無処理を必要とする。

たか、本条明はハログンイオンを 8 1 若板又は 5 S 1 若板上に形成した製化版中に打込むものであって、ハログンイオンの衝撃により、エッチングを行なりものではない。

国面の簡単な説明

第1回は本島明の一名教例を示す所面関であり、10 第2回はその実籍例の効果を従明するためのグラ ブである。第3回は、本品別の側の場施例を示す 所面である。

11…… Bi姜板 12……BiO,

13…… **でんナイオンピーム 14……あむ覚集 は

81…… ³⁸C L⁺イオン打込みをした武将の BT 妈題 による変化

2.2 -----. ³⁸Cと⁺イオン打込みをしない試料のBT処様による


,建化


31…… 81若根 82…204^十イオンビー

33 &10. 英 ' 84 ... A ... 在 在


作組入 井配北 方







第 2 図



	打松平台厂	1013 lone/cm²
Flat-band EFE VFB (V)	0.22	A21
Qox/e (1010/cm²)	10	8
降股電界 (10 ⁶ V/cm)	7.0	7.2
跨 电 单 (10 kHz)	3.8	3.8
压 扩阜	1.46	1.46
少数针77, 547944 (7420)	02 ~ 1.0	50~200
連移店各時間 (分)	0.1 ~ 0.2	100

表

BEST AVAILABLE COPY

をソースとし、BC2+ イオンを102~102m-2 打 込むと、前記同様の効果が出た。しかし、質果が 大きいため、低打込み領無では、少なくとも700℃ で1時間以上の熱処理を必要とする。

なか、本条明はハロゲンイオンを31 若板叉は 5 Si番板上に形成した砂化筋中に打込むものであ を行なりものではない。


製面の簡単な説明


第1週は本年明の一実故例を示す斯園啊であり、10 プである。第3図は、本晃明の飯の沢推明を示す あるり、面を


11 ---- Si 善 在 1 2 --- S i O ,


21 ····· 2℃ 4十イオン打込みをした飲料のBT による変化

22 ········ 38C & サイオン打込みをしない武科のBT処理による









	打込みをし	1013 Lone/cm²
Flat-Band Eft VFB (V)	0.22	021
Qox/e (1000/cm2)	10	8
降股電券 (10 ⁶ 平/cm)	7.0	7.2
跨電車 (io kHz)	3.8	3.8
虽	1.46	1.46
少数+197.547944(7420)	02~1.0	50~200
運移店各時間 (分)	0.1 ~ 0.2	100

特問 昭49— 58964 (4)

昭和 年 月 日 48.6.-8

特許Ptg 三 名 专 夫 歌

1. 事件の表示 昭和 4 8 年齢表 顧第 10 0 8 8 号

8. 補正をする者

事件との関係

出 顧 人,

女家都特区走五丁国344 1 号

(第42.8号) 日本電気株式会社

化农会 社長 小

4 代 建 人

東京都港区至五丁 632 20 1 4

日本运用技术会社户

266591号) 弁華士 内 原

元后 東京(454)1111年(大位)

た 後走の対象 製料者の気料の計算なお料の機

6. 補正の内容し骨臓器 4 m~200m5)

1. 彩和書の才多貞11~13行目の金文を「く なり版化與外の行牧性に乏しいという欠点及 ひこの方映にて有意な知識を得るなめには仏 単で効果からっという物合はなく、1100 で以上の典型無数化で必要とし、このためシ リコンを収円多に成れを成るれているとの数 合物が参加すっという大きな欠点がもつた。」 に創造する。

本 内才 4 英 4 行首と 5 行首の脚に次の文を観 10 入する。

1 また、打込み金としては、ちょーま102 の評価に存在する電気のに活在立義面単位を 打力すために少立くとも10 個別を をとする。しかし、打込み量が10 ¹⁸ 個 を変を与えると、 ⁸⁸es ⁴ イオンのように、 気気を与えると、 ⁸⁸es ⁴ イオンのように、 気気の大きなイオンでは独子のひずみが大き くなり51 ー 51 0 2 の界面に通常の無処理 条件では完全に数去できたい金剛単位が耐た に対応しても気勢不安定性の会質と立る。本

8. 四字 4 度 1 9 行目からか 5 直 1 行旦の正文 を「に、 2 5 0 で 1 0 V 、 1 0 分の b で 負退 あを た か に 、 皮 b b か 放金子の V ア B を 和窓 T ら と ^{8 5} 5 2 ⁺ イ ス ン を 打 込 」に b) 正

代准人 分享士 内 点



特岡 昭49- 98964 ⑤

出願人住所変更および代理人印鑑変更届

82#D

特許庁長官段

昭和48年 精 新 和菜 /0085号

1.事件の依示 2. 煮明の名称

中華体度置日 敬益方法

3. (1) 住所を変更した名

事件との関係 出騒人

旧住所

東京都港送芝五丁日7番15号

東京都港区芝五丁目33番1号

(423) 日本電気株式会社 代表表 小 称

(2) 印鑑を変更した者

挙件との関係 代理人

東京都港区芝五丁目33名

日本電気株式会社内

弁理士

内

妖印色

東京都港区芝五丁目33条1号

日本草気株式会社内

(6591) 井原士

代理人

意以支京(09)454-1)11(大代章

-435-

BEST AVAILABLE COPY

48. **()**8

Patent Application (3)

Commissioner of Patents Esq.

Title of the Invention

Method for manufacturing semiconductor device

Inventor

7-15, 5-chome, shiba, minato-ku, Tokyo

5

c/o NEC Corporation

Yasushi Okuyama

said corporation

Kyoji Tanahashi

said corporation

Kuniichi Ota

Patent Applicant

7-15, 5-chome, shiba, minato-ku, Tokyo

10

(423) NEC Corporation

Representative

President Koji Kobayashi

Agent

7-15, 5-chome, shiba, minato-ku, Tokyo 〒108

c/o NEC Corporation

(6591) Patent Attorney

Susumu Uchihara

15 .

Telephone (452)1111 (rep)

48 010085

formality examination

(19) Japan Patent Office

Publication of Laid-Open Patent Application

- 20 (11) Japanese Patent Laid-Open Publication No. S49-98964
 - (43) Date of Publication: S.49.(1974) 9.19
 - (21) Japanese Patent Application No. S48-10085
 - (22) Date of Filing: S.48.(1973) 1.24

Request for Examination: Not made

(Total Pages: 5)

25 Japan Patent Office file Number

(52) Japan classification

7113 57

99(5)C23

Specification

Title of the Invention

Method for manufacturing semiconductor device

5 Scope of Claims

10

15

20

25

30

- (1) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound in an oxide film formed over a silicon substrate so that a quantity of ions existing in the oxide film is in a range of 10¹¹ to 10¹⁴ cm⁻², and a step of performing heat treatment at temperatures from 500°C or more to 1200°C or less after the step of ion implantation.
- (2) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound to a silicon substrate from an entire surface or a selected surface a silicon substrate in a range of 10^{11} to 10^{15} cm⁻², and a step of forming a desired oxide film by performing heat treatment at temperatures from 500°C or more to 1200°C or less in an oxidation atmosphere after the step of ion implantation.

Detailed Description of the Invention

The present invention relates to a method for obtaining an electrically stable oxide film by performing heat treatment after implanting a halogen ion from above a Si substrate or a SiO₂ film formed over a Si substrate.

In the manufacturing of a conventional MOS type semiconductor element, a positive electric charge such as a Na⁺ ion, a H₂ ion, or an oxygen vacancy is easily introduced into a gate oxide film formed by thermal oxidation, which causes the unstableness of a MOS structure. As a conventional method for reducing the unstableness, various efforts are made for reducing the influence of a mixed impurity as well as preventing the contamination of an impurity such as a Na⁺ ion in a manufacturing process, and the most widely employed method is a method which is referred to as phosphorus treatment by which P₂O₅ vapor is carried at temperatures from 900°C to 1000°C to be diffused into SiO₂ to make a phosphorus glass (P₂O₅-SiO₂) layer

5

10

15

20

25

30

English Translation of JPS49-98964

grow over the surface of an oxide film.

However, as for the phosphorus glass layer formed by the phosphorus treatment, the etching rate with respect to HF is drastically higher than that of a normal oxide film; therefore, there are disadvantages that, for example, pretreatment by diluted HF cannot be performed after forming a phosphorus glass, and the phosphorus glass layer is electrically unstable since the phosphorus glass layer is polarized.

As a conventional method for improving this, for example, there is a method for forming an oxide film by conducting thermal oxidation in a dry O₂ atmosphere containing several mole percents of HCl or Cl₂ as mentioned in a report "The Effect of HCl and Cl₂ on the Thermal Oxidation of Silicon", Kriegler et al., Journal of Electrochemical Society, vol.119, No.3, 1972, pp.388 to 392. However, as for the above method, there is a disadvantage that oxidizing velocity becomes faster as a proportion of HCl or Cl₂ in dry O₂ is heightened, which leads to the poorness of reproducibility of the film thickness of the oxide film.

It is an object of the invention to provide a method for obtaining a stable MOS structure element by obtaining a clean oxide film with high reproducibility using an ion implantation method instead of conventional diffusion-based stabilization of a MOS structure.

The structure of the invention includes implantation of a halogen ion such as ³⁵Cl⁺, ⁸⁰Br⁺, or ¹⁹F⁺ or a molecular ion including a halogen element from above a Si substrate or an oxide film formed over a Si substrate, and the formation of a desired oxide film by performing heat treatment in an oxidation atmosphere on an object implanted in the Si substrate or an approximate heat treatment on an object implanted from above the oxide film formed over the Si substrate after the implantation.

Next, an embodiment of the invention is explained with reference to the drawings. Referring to FIG. 1, SiO_2 12 of 1500 Å is formed in a thermal oxidation atmosphere over a n-type Si substrate 11 having a (100) plane of 10 Ω -cm. Then, a $^{35}\text{Cl}^+$ ion 13 is implanted so as to be 10^{11} to 10^{14} cm⁻² using BCl₃ as an ion source with the energy of 100 keV, then, heat treatment is performed for 30 minutes in a hydrogen atmosphere at 550°C .

5

10

15

20

25

30

English Translation of JPS49-98964

Al of 1.2 μ is deposited by electron beam evaporation to form an electrode 14, then, heat treatment is performed for ten minutes in N₂ atmosphere at 470°C. Thus, a MOS capacitor element is formed.

Referring to FIG. 2, as shown as one example in which a change 21 of Flat-band voltage V_{FB} of a MOS capacitor element formed by implanting a $^{35}Cl^+$ ion of 10^{12} cm⁻² is compared with a change 22 of a MOS capacitor element without being implanted with a $^{35}Cl^+$ ion, there is no difference on the initial values of V_{FB} of a MOS capacitor element between them. However, when V_{FB} is measured after conducting BT treatment at 250°C, at 10V, and for ten minutes, there is almost no movement ΔV_{FB} of V_{FB} in a sample in which a $^{35}Cl^+$ ion is implanted. This is considered to be a result of gettering of a mobility ion such as Na^+ in the oxide film by an implanted $^{35}Cl^+$ ion.

Referring to FIG. 3, a second embodiment of the invention is that a 35Cl⁺ ion 32 is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as an ion source with 40 keV over a n-type Si substrate 31 having a (100) plane of 10 Ω-cm in specific resistance as in first embodiment, then, SiO₂ 33 of 1500 °A is formed in a dry O₂ atmosphere at 1100°C and an Al electrode 34 is provided by electron beam evaporation to form a MOS capacitor element. In the characteristic of this oxide film, as tabulated by comparing a case of no implantation and a case of implanting a ³⁵Cl⁺ ion of 10¹³ cm⁻² as one example, it is recognized that the quantity of electric charges in the oxide film decreases by the 35Cl+ ion implantation of 10¹³ cm⁻²; however, a change in withstand voltage, dielectric constant, refractive index, and the like is not observed. In addition, when transient response time is measured by applying 15 V to the above described MOS capacitor element, 0.1 to 0.2 seconds are obtained in a sample in which a 35Cl⁺ ion is not implanted, whereas approximately 100 seconds are obtained in a sample in which a 35Cl⁺ ion is implanted. Thus, it is recognized that the number of traps in the oxide film decreases. As for effective minority carrier lifetime, the lifetime is 0.2 to 1.0 microseconds in a sample in which a ³⁵Cl⁺ ion is not implanted, whereas the lifetime is 50 to 200 microseconds in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is observed that the effective minority carrier lifetime increases hundred times or more. It is considered that the above described phenomena are caused by gettering due to the

5

10

15

20

25

English Translation of JPS49-98964

³⁵Cl⁺ ion in which a heavy metal such as gold, copper, or iron, in addition to a Na⁺ ion, is implanted.

As described above, by employing the structure of the invention, there is generated an enormous effect that a clean oxide film is obtained and an electrically stable MOS structure element can be obtained.

Until now, the invention is explained with the implantation of a ³⁵Cl⁺ ion; however, the invention is not limited to a ³⁵Cl⁺ ion, and an implantation of other halogen ions or molecular ions which are compounds of a halogen ion is expected to have a similar effect.

For example, as an example of such a halogen molecular ion, an effect similar to the above is observed when a BCl⁺ ion is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as a source. However, at least heat treatment at 700°C for one hour or more is required in a lightly implanted region because of large mass.

The present invention is that a halogen ion is implanted into a Si substrate or an oxide film formed over a Si substrate, and not that etching is performed by the impact of a halogen ion.

Brief description of the Drawings

FIG. 1 is a cross-sectional view showing one embodiment of the present invention, and FIG. 2 is a graph for explaining the effect of the example. FIG. 3 is a cross-sectional [view] showing another embodiment of the present invention.

21 The change of a sample implanted with a 35Cl+ ion by BT treatment

22 The change of a sample without being implanted with a ³⁵Cl⁺ ion by BT treatment

30

Agent Patent Attorney Susumu Uchihara

List of attached papers

5	Specification	1
	Power of attorney	1
	Drawing	1
	Duplicate of application	1

Amendment of Proceedings (voluntary)

S.48. June. 8 (1973.6.8)

Commissioner of Patents Yukio Miyake Esq.

5 1. Case Indication

Patent Application No. \$48-10085

2. Title of the Invention

Method for manufacturing semiconductor device

3. Person Filing Amendment

10 Relation to the case: Applicant

33-1, 5-chome, shiba, minato-ku, Tokyo

(423) NEC Corporation

Representative President Koji Kobayashi

4. Agent

20

15 33-1, 5-chome, shiba, minato-ku, Tokyo

c/o NEC Corporation

(6591) Patent Attorney Susumu Uchihara

Telephone Tokyo (454)1111 (rep)

5. Object for amendment

Detailed description of the Invention in the specification

- 6. Contents of the Amendment (Patent Application No. S48-10085)
- 1. The entire text described in lines 11 to 12 of page 3 in the specification is amended as follows:
- "...becomes and there are no disadvantage of being poor in reproducibility of the
 thickness of an oxide film and no report that low temperature is effective for obtaining a
 significant effect by this method, and high temperature thermal oxidation of 1100°C or
 more is required; therefore, there is a major disadvantage that Pn junction or the like
 which is already formed inside a silicon substrate is moved"
 - 2. The following sentences are inserted between the lines 4 and 5 of page 4 therein:
- In addition, as an amount of implantation, at least approximately 10^{11}cm^{-2} is

5.

10

English Translation of JPS49-98964

required to cancel electrically active surface level existing at the interface of Si-SiO₂. However, when the amount of implantation exceeds approximately 10^{15} cm⁻², lattice distortion becomes larger in an ion having large mass like a 35 Cl⁺ ion, and an interface level which cannot be completely removed by a condition of normal heat treatment is anew generated at the interface of Si-SiO₂ to cause electrical instability. As the range of implantation in an experiment by the inventor, the range of from 10^{11} to 10^{14} cm⁻² in the case of implanting from above an oxide film, and from 10^{11} to 10^{15} cm⁻² in the case of implanting to a Si substrate are suitable.

- 3. The entire text described in the line 19 of page 4 to the line 1 of page 5 therein is amended as follows:
- "...When V_{FB} of the MOS capacitor element is measured before and after BT treatment at 250°C, at 10V, and for ten minutes, a ³⁵Cl⁺ ion is implanted"

Agent Patent Attorney Susumu Uchihara